Suchen

Field Programmable Gate Array von Efinix Mini-FPGA für Edge-Computing, KI und mehr

| Redakteur: Michael Eckstein

Eine verbesserte „Quantum-Compute-Fabric“, mehr Rechenleistung und eine dank 16-Nanometer-Prozess geringe Stromaufnahme sollen die neuen „Trion-Titanium“-FPGAs von Efinix fit für den Einsatz in Multi-Chip- und System-in-Package (SIP)-Designs machen.

Firmen zum Thema

Effizient: Trion-Titanium-FPGAs stellen in beengten Platzverhältnissen viel Rechenleistung für spezielle Aufgaben bereits, etwa das Berechnen von Bilderkennungsalgorithmen in Überwachungskameras.
Effizient: Trion-Titanium-FPGAs stellen in beengten Platzverhältnissen viel Rechenleistung für spezielle Aufgaben bereits, etwa das Berechnen von Bilderkennungsalgorithmen in Überwachungskameras.
(Bild: Clipdealer)

Neben den Platzhirschen Xilinx, Intel und Microchip suchen sich Wettbewerber ihre Nischen im prosperierenden FPGA-Markt. Dazu zählen Lattice, Achronix, Cologne Chip – und auch Efinix. Letzteres, ein junges, in Santa Clara im US-Bundesstaat Kalifornien ansässiges Unternehmen, hat jetzt seine neue FPGA-Familie Trion Titanium vorgestellt.

Diese stellen je nach Modell zwischen 25.000 und 500.000 Logikzellen bereit. Sie zielen auf eine Integration in Multi-Chip- und System-in-Package (SIP)-Designs, wie sie zum Beispiel in Mobilgeräten, beim Edge-Computing oder bei KI- und IoT-Anwendungen zu finden sind.

Efinix hat nach eigenen Worten seine hauseigene Quantum-Fabric, die die Grundlage der bisherigen Trion-Chips bildet, um Rechen- und Routing-Fähigkeiten in den so genannten exchangeable Logic and Routing (XLR)-Zellen erweitert. Die neue Quantum-Compute-Fabric soll die doppelte Effizienz erreichen. Durch das Umsatteln auf eine Fertigung im 16-Nanometer-CMOS-Prozess sei es zudem möglich gewesen, die Taktfrequenz um das 3-fache zu erhöhen.

FPGA-IP lässt sich auch direkt in SoC-Design-Flows einbinden

Die patentierte Quantum-Architektur ist Efinix' Schlüsseltechnik: Ein konfigurierbares „Gewebe“ von Logikblöcken, in das RAM- und Multiplikatoren spaltenweise eingebettet sind. Die Fabric ist laut Efinix so konzipiert, dass sie sich quasi unabhängig vom Prozess in jedem Halbleiterwerk fertigen lässt. Da sie zudem mit gewöhnlichen Leistungsanforderungen und 7 Metallschichten auskommt, ließe sie sich direkt in SoC-Design-Flows integrieren.

„Die Titanium-Familie haben wir von Grund auf neu entwickelt“, sagt Tony Ngai, Mitbegründer von Efinix, CTO und SVP of Engineering. „Von den überarbeiteten XLR- und hocheffizienten DSP-Fähigkeiten über die optimierten eingebetteten RAM-Blöcke bis hin zu den kundenspezifischen E/As haben wir die Systemanforderungen analysiert und uns an die Entwicklung des ultimativen rekonfigurierbaren Beschleunigungs-FPGAs gemacht.“

Die Titanium-Familie umfasst FPGAs mit 25 K bis 500 K Logikblöcken in gewöhnlichen BGA-Gehäusen. Laut Efinix verfügen die FPGAs über eine Reihe von festen IP-Blöcken wie PCIe Gen4, DDR4, 10-Gigabit-Ethernet- (GBit/s) und 2,5-GBit/s-MIPI-Controller für hohe Leistung und nahtlose Systemkonnektivität in Anwendungen, die von Vision-Systemen und Industrie-Automatisierung bis hin zu Edge-Computing reichen.

Hohe Auslastung dank optimiertem Routing

Durch die verbesserten Routing-Möglichkeiten sollen sich die Titanium-Chips so konfigurieren lassen, dass sie eine hohe Auslastung erreichen. In Kombination mit der verbesserten Rechenleistung seien sie daher sehr gut zum Beschleunigen definierter Aufgaben geeignet. Und das auf einer „sehr kleinen Die-Fläche, die nur ein Viertel so groß ist wie die der älteren Trion-Chips“, gibt Efinix an.

Die bisherigen Trion-Chips lässt Efinix im SMIC-40LL-Prozess fertigen. Gegenüber den 40-nm-Knoten ist die Energie-Effizienz der kleineren 16-nm-Knoten deutlich besser, was sich in einer geringeren Leistungsaufnahme der neuen Chips zeigt: Laut Efinix ist diese um zwei Drittel kleiner. Nicht zuletzt in hochintegrierten Designs verringert dies die Gefahr, sich thermische Probleme einzuhandeln.

„Daher sind die Titanium-FPGAs sehr gut für Multi-Chip- und System-in-Package (SIP)-Designs zum Beispiel für Mobilgeräten oder Edge-Computing geeignet, bei denen wenig Platz verfügbar ist“ sagt Sammy Cheung, Gründer, Präsident und CEO von Efinix.

Adaptive Hardware-Beschleuniger und RISC-V-SoCs

FPGAs würden zunehmend als Beschleuniger für Berechnungen und nicht mehr als feste Funktionslogik etwa für Schnittstellen verwendet, erklärt Cheung. Titanium-FPGAs könnten Edge-Prozessoren besonders in Anwendungen entlasten, wo wenig Platz zur Verfügung steht. „In Kombination mit den im letzten Monat angekündigten -SoCs von Efinix bilden Titanium-FPGAs den Rechenkern und die adaptive Hardwarebeschleunigung für komplette SIP-SoCs.“

Diese RISC-V-basierten System-on-Chips hat Efinix auf die hauseigenen FPGAs der Trion- und Trion-Titanium-Familie abgestimmt. Die SoCs verfügen über eine Reihe von Rechen- sowie Ein-und Ausgangsfunktionen. „Unsere Efinix-SoCs basieren auf dem leistungsstarkem und effizientem „Vexriscv“-Design von Charles Papons“, erklärt Mark Oliver, Senior Director of Marketing bei Efinix. Der Vexriscv-Kern hat 2018 den RISC-V-Wettbewerb für Soft-CPUs gewonnen und hat seit der Erweiterung der Linux-Unterstützung in der Open-Source-Gemeinschaft an Popularität gewonnen.

„Für eine einfache Handhabung sind die SoCs vorkonfiguriert und verfügen über Schnittstellen zur Einbettung von Benutzerfunktionen“, sagt Oliver. Designer könnten so auf einfache Weise komplette Systeme erstellen, die eingebettete Rechen- und benutzerdefinierte Beschleuniger innerhalb desselben FPGA enthalten.

Hinweis:Den Artikel haben wir vonm Partnerportal Elektronik Praxis übernommen.

Artikelfiles und Artikellinks

(ID:46724604)