Intel baut in Oregon riesige EUV-Lithographieanlagen Intel-Roadmap: 7-nm-Chips ab 2021, 10-nm-CPUs ab Juni 2019

Michael Eckstein |

Anbieter zum Thema

Trump wird es freuen: Intel investiert in Hillsboro, Oregon, massiv in den Aufbau einer EUV-basierten Fertigung. Ab 2021 sollen hier 7-Nanometer-Chips vom Band laufen. Bereits ab Juni 2019 verspricht der Prozessor-Primus 10-Nanometer-Ice-Lake-CPUs für Notebooks.

7-nm-Fab: In Hillsboro, Oregon investiert Intel in eine hochmoderne EUV-Chip-Fertigung.
7-nm-Fab: In Hillsboro, Oregon investiert Intel in eine hochmoderne EUV-Chip-Fertigung.
(Bild: Intel Corporation)

Murthy Renduchintala, Intels Chief Engineering Officer und Group President of the Technology, Systems Architecture and Client Group, lässt beim jährliche Investoren-Tag die Katze aus dem Sack: Noch in diesem Jahr sollen Prozessoren im 10-Nanometer-Verfahren (nm) regulär in den Handel kommen. Außerdem schiebt der Chip-Riese die Fertigung von 7-nm-CPUs massiv voran.

Ab 2021 soll die D1X-Fabrik in Hillsboro, Oregon 7-nm-Chips liefern. Laut dem Online-Magazin „The Oregonian“ wird Hillsboro der erste Standort, den Intel mit riesigen EUV-Lithographieanlagen (Extrem Ultra-Violett) ausrüstet. Intel hat den Bericht bestätigt.

Zeit wird es für Intel: Im letzten Jahr musste das Unternehmen tatenlos mit ansehen, wie Samsung und TSMC ihre 7-nm-Fabs vom Test- in den Produktionsbetrieb schalteten. Apple, Huawei und Qualcomm zählten zu den ersten Unternehmen, die Halbleiter-Chips mit der bis dato kleinsten Strukturgröße als Serienprodukte produzieren ließen. Dabeii betonen Experten, dass ein direkter Vergleich der Strukturgrößen schwierig sei und bereits Intel 10-nm-Prozess eine ähnlich gute Flächennutzung des Siliziumsubstrats ermögliche wie die 7-nm-Prozesse der Konkurrenz.

Bildergalerie

Riesige EUV-Anlagen für winzige Chip-Strukturen

Doch selbst mit der 10-nm-Fertigung lief es bei Intel nicht rund. Das Unternehmen hatte Schwierigkeiten, die Ausbeute auf ein wirtschaftlich nutzbares Niveau zu hieven. Die Folge ist eine jahrelange Verzögerung der kommerziellen Produktion: Die ersten 10-nm-CPUs sollten nach ursprünglicher Planung bereits 2016 in den Handel kommen.

Davon profitiert hat ein Unternehmen, dass im letzten Jahrzehnt kaum aus Intels Schatten treten konnte: AMD. Mittlerweile ist AMD selbst im Embedded-Bereich wieder gut im Rennen und hat mit seinen Ryzen-Prozessoren sogar wieder Zugang zu Rechenzentren gefunden.

AMD hatte Ende letzten Jahres 7-nm-Chips für 2019 angekündigt und tatsächlich im 7. (!) Februar seinen neuen Grafikchip „Radeon VII“ auf den Markt gebracht. Nun stehen 7-nm-Server- und Desktop-Prozessoren in den Startlöchern. Diese sollen laut Brancheninsidern voraussichtlich ab Juni erscheinen. Nach bisherigen Informationen scheint AMD seinen Zeitplan halten zu können.

Intels 7-nm-Prozess: 20 Prozent bessere Performance pro Watt

Laut Renduchintala verringert Intels 7-nm-Prozess die Komplexität der Designregeln um Faktor vier gegenüber der bisherigen Technik. Daraus soll eine rund 20 Prozent bessere Performance pro Watt resultieren. Die „radikale Vereinfachung des Designs“ beschleunige die Innovation.

Erstmals setze das Unternehmen die Extreme-Ultraviolett-Lithografie in einer kommerziellen Fertigung ein. Er geht davon aus, dass die EUV-Technologie Grundlage für die Skalierung der Strukturgrößen über mehrere Knotengenerationen – also etwa 5 nm und 3 nm – hinweg sein wird.

Damit bestätigt er TSMC und Samsung, die die Technik bereits für erste 5-nm-Fabs nutzen. Samsung nimmt seit April Aufträge für seine 5-nm-Fab in Hwaseong entgegen. TSMC hat im April 2019 die Vorserienfertigung von Chips im 5-nm-Verfahren mit extrem-ultravioletter Belichtung (EUV) in seiner neuen Fab 18 aufgenommen.

Intels 7-nm-Roadmap: Zunächst ein Grafikprozessor für KI und HPC

Intels erstes 7-nm-Produkt wird laut Renduchintala ein Grafikprozessor sein, der auf der haueigenen „Xe“-Architektur basiert und für Aufgaben wie High-Permance-Computing (HPC) und Maschinelles Lernen beziehungsweise Künstliche Intelligenz in Rechenzentren. Nach Intels erster diskreter GPU im Jahr 2020 werde die 7-nm-Universal-GPU voraussichtlich 2021 auf den Markt kommen.

Wie bei früheren Knoten plant das Unternehmen, auch für 7 nm Intra-Node-Optimierungen zu entwickeln. Das Unternehmen strebt einen 7-nm+-Prozess im Jahr 2022 und einen 7-nm++-Prozess im Jahr 2023 an. Zuvor sollen die entsprechenden Prozessschritte 10 nm+ und 10 nm++ 2020 und 2021 aufeinander folgen.

Das Produkt werde einen „heterogenen Konstruktionsansatz auf Basis modernster Verpackungstechnologie“ nutzen. Damit meint er „Foveros-“ und „EMIB“-Packaging von Intel.

Foveros-Packaging

Foveros hatte Intel im Dezember letzten Jahres vorgestellt. Dabei handelt es sich um eine neue 3D-Packaging-Technologie für das Face-to-Face-Stacking von Logik-Chips. Sie soll ab 2020 kommerziell verfügbar sein und heterogene Integration in der Halbleiterindustrie ermöglichen. Gemeint ist das Zusammenfügen getrennt hergestellter Silizium- und Nicht-Silizium-Komponenten in ein dreidimensionales System-in-Package-Gehäuse.

Jetzt Newsletter abonnieren

Täglich die wichtigsten Infos zu RZ- und Server-Technik

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

Laut Renduchintala wird sich Intel von seinem bisherigen „Tick, Tock“-Verfahren zur Chips-Skalierung – erst das Einführen einer neuen Knotengröße, dann das Optimieren der Chip-Architektur – nach und nach verabschieden. Es soll durch ein neues „Innovationsmodell“ ersetzt werden, das über den bisherigen, allein auf Skalierung ausgelegten Ansatz hinausgeht.

Neben der Integration neuer Prozesstechnologien gehöre dazu eben auch neue Verfahren zur Integration separater „IC-Chiplets“ in ein Gehäuse. „Der heterogene Ansatz ermöglicht es, neue Prozesstechnologien früher zu nutzen, indem mehrere kleinere Chips miteinander verbunden werden“, sagt Renduchintala. Dadurch ließen sich größere Plattformen mit einer viel höheren Leistung im Vergleich zu nicht-monolithischen Alternativen aufzubauen.

Hinweis: Der Artikel erschien im Original auf dem Partnerportal „Elektronik Praxis

(ID:45925080)