SIA-Trendreport für Halbleiter

3D löst das Moore´sche Gesetz bis 2021 auf

| Autor: Sebastian Gerstl

Wafer in Nahansicht: Die Tage, in die Transistorendichte allein durch die Skalierung ihrer Größe und Verkleinerung der planaren Abstände zueinander erreicht wird, sind laut der Semiconductor Industry Association (SIA) gezählt. Die Optmimierung der Transistorenzahl auf Halbleitern soll ab 2021 in erster Linie von neuen Technologien wie 3-D-Integration abhängig sein.
Wafer in Nahansicht: Die Tage, in die Transistorendichte allein durch die Skalierung ihrer Größe und Verkleinerung der planaren Abstände zueinander erreicht wird, sind laut der Semiconductor Industry Association (SIA) gezählt. Die Optmimierung der Transistorenzahl auf Halbleitern soll ab 2021 in erster Linie von neuen Technologien wie 3-D-Integration abhängig sein. (Bild: Intel)

Das Moore'sche Gesetz im klassischen Sinn ist bis spätestens 2021 tot. Zu diesem Ergebnis kommt die aktuelle Technology Roadmap der Semiconductor Industry Association SIA, die einen Ausblick der Entwicklung von Halbleitern bis ins Jahr 2030 wagt. Die klassische 2-D-Skalierung von Transistoren soll demnach innerhalb der nächsten sechs Jahre von neuen Integrationsprozessen abgelöst werden.

Das Moore'sche Gesetz, wonach sich die Anzahl von Transistoren auf einem Chip in regelmäßigen Abständen verdoppelt und die effiziente Leistung entsprechend steigert, ist in der Vergangenheit schon mehrmals totgesagt worden.

Einer der Gründe hierfür ist, das die Chipentwicklung nach diesem Prinzip im klassischen Sinn davon abhängig ist, wie fein die Strukturen gefertigt werden können. Die planare Skalierung von Transistoren und die Verringerung ihrer Abstände zueinander auf Silizium wird immer schwieriger und stößt zunehmend an die Grenzen des physikalisch möglichen.

Bis spätestens 2021 soll es damit nun endgültig vorbei sein. „Das Moore’sche Gesetz ist tot – lang lebe das Moore’sche Gesetz“. Zu dieser und weiteren Schlussfolgerungen kommt die 2015 International Technology Roadmap for Semiconductors (ITRS) der Semiconductor Industry Association (SIA). Denn auch wenn die Grenzen der klassischen 2-D-Skalierbarkeit erreicht sind, werden neue Technologien wie 3-D-Stacking die Voraussage von Gordon Moore weiter aufrecht erhalten können; allerdings nicht rein über die Strukturverkleinerung.

Die treibenden Kräfte hinter dem Fortschritt liegen nun woanders

Der Bericht stützt sich bei seiner Aussage darauf, dass sich die Bedeutung des Moore'schen Gesetzes im Laufe der Jahre gewandelt hat, die Aussage in ihrem innersten Kern allerdings erhalten geblieben ist. Allerdings habe sich in der Industrie selbst ein grundlegender Wandel vollzogen.

Ursprünglich war es so, dass Bausteinfertiger den Technologiewandel antrieben und Gerätehersteller deren Erkenntnisse und Fortschritte zur Entwicklung ihrer Produkte nutzten. Diese Vorzeichen haben sich aber gewandelt:

Die Industrie wird zunehmend getrieben von Geräte- oder SoC-zentrierten Modellen, für deren Ansprüche eine zunehmende Zahl an Fabless-Chipherstellern gezielt neue, bessere IPs und Bausteine produziert. Smartphone-Entwicklung oder das Internet der Dinge sind beispielsweise extrem geprägt davon, dass Chipentwickler in der Lage sind, eine zunehmend hohe Zahl an Peripherien sowie Speicher und hochleistungsfähige Prozessoren in nur einem Baustein zu vereinen.

Neue Technologien und Materialien auf dem Vormarsch

Im Vergleich: vom klassischen 2-D-Modell zur gesteigerten Integration in SoCs bis hin zu 3-D-Stacking mit kürzeren Interconnects bei zeitgleich verkleinerter Strukturgröße.
Im Vergleich: vom klassischen 2-D-Modell zur gesteigerten Integration in SoCs bis hin zu 3-D-Stacking mit kürzeren Interconnects bei zeitgleich verkleinerter Strukturgröße. (Bild: SIA)

Erste Schritte zu Umstiegen auf neue Fertigungsmethoden sind bereits unternommen. Vor allem Speicherhersteller, etwa Toshiba mit seinem 3-D-NAND-Stacking, betreiben bereits erste Technologien für 3-D-Integration für ihre Fertigungsprozesse.

Zwischen 2021 und 2024, sagt der ITRS, werden auch erste Prozessoren mit Hilfe von 3-D-Techniken gefertigt werden. „Hersteller von Speicherbausteinen waren seit jeher führend in der Produktion von Halbleitern mit dichtester Toleranz und kleinsten Abmessungen,“ heißt es in dem SIA-Bericht. „Sie waren die wahren Triebkräfte hinter dem Moore'schen Gesetz und werden es auch in Zukunft bleiben.“

Innerhalb der nächsten sechs Jahre werden zudem laut Bericht immer mehr Hersteller andere Materialien als Silizium in ihre Bausteine integrieren. Silizium-Germanium-Legierungen oder andere Beispiele von III-V-Halbleitern unter Verwendung von Materialien aus den Gruppen III und V des Periodensystems (wie etwa Galliumarsenid GaAs), die aktuell überwiegend in Leistungshalbleitern zum Einsatz kommen, werden demnach ab 2021 eher zur Norm werden. Erste Schritte sind hierfür auch bereits in der Prozessorfertigung getan: So präsentierte IBM im vergangenen Jahr einen ersten Testchip mit 7-Nanometer-Strukturgröße auf Silizium-Germanium-Basis.

IBM investiert 3 Milliarden Dollar in die Prozessorentwicklung

Die 7-Nanometertechnologie und neuartige Prozessoren sowie Rechenkonzepte im Visier

IBM investiert 3 Milliarden Dollar in die Prozessorentwicklung

15.07.14 - IBM wird in den kommenden fünf Jahren drei Milliarden Dollar in zwei umfassende Programme investieren, deren Ziele die Erforschung und erste Entwicklungen von neuartigen Chip-Technologien sind. lesen

Ein weiterer Trend, der sich aus den vergangenen Jahren ableiten lässt, ist, dass eine Verbesserung der Leistung eines Chips zunehmend stärker von Energie-Effizienz abhängig sein wird als von einer gesteigerten Taktrate. Das hängt zum einen auch stark von den Anforderungen des Marktes ab, insbesondere mit dem gesteigerten Aufkommen des Internet of Things (IoT). Zum anderen liegt dies aber auch an den Einschränkungen aktuell geläufiger Materialien, die ab einem gewissen Punkt an eine Leistungssteigerungsgrenze hinsichtlich ihrer Taktrate stoßen, dem sogenannten Threshold.

Leistungsvergleich der Speichertechnologien DRAM (links) und NAND (rechts): Gerade im Bereich der Speicherbausteine wurden in den letzten Jahren signifikante Leistungssteigerungen durch neue Technologien erzielt.
Leistungsvergleich der Speichertechnologien DRAM (links) und NAND (rechts): Gerade im Bereich der Speicherbausteine wurden in den letzten Jahren signifikante Leistungssteigerungen durch neue Technologien erzielt. (Bild: SIA)

Einen Ausweg, den der ITRS sieht, könnte in der verbesserten Ausnutzung heterogener Kerne liegen, die entweder für sich einzigartige Funktionsblöcke besitzen und verwenden oder speziell auf bestimmte Applikationsszenarien abgestimmt sind. Anstatt Multicore-Blöcke mit einer zunehmenden Zahl identischer Chips zu verwenden, könnten Hersteller statt dessen den Platz für kleinere Prozessoren verwenden, die auf diese spezielle Aufgabe zugeschnitten sind. Eine Kamera könnte beispielsweise einen Hauptprozessor besitzen, während sich andere dedizierte Cores um andere Teilbereiche kümmern.

Keine Zukunft für Desktop-Computing?

Eine weitere interessante Beobachtung: Während der ITRS in seinem Ausblick auf die nächsten 15 Jahre sehr ausführlich auf Entwicklungen hinsichtlich Networking, Bandbreiten und Rechenleistungen im Datenzentren, Mobile Computing und dem Internet der Dinge (und dem darüber hinausgehenden „Internet of Everything (IoE)“) beschäftigt, wird auf die Zukunft von herkömmlichen Desktoprechnern und Laptops nicht eingegangen.

Zwar enthält der Bericht unter anderem die Aussage, dass ein mobiler Prozessor bis zum Jahr 2029 bis zu 25 Applikationsprozessoren und 303 GPU-Kerne enthalten könnte. Hinsichtlich Taktfrequenzen und Leistungen eines üblichen PCs wird aber keine Aussage getroffen. Angesichts der Schwierigkeiten, in die Intel bei der angestrebten Einführung seiner 10-Nanometer-"Cannonlake"-Prozessoren gelaufen ist und die den Chiphersteller zur Umstellung seines Entwicklungsmodells führten, legt das nahe, dass die Verbesserungen hinsichtlich Struktur und Performance in anderen Bereichen und nicht mehr bei herkömmlichen PC-Architekturen liegen.

Das Moore'sche Gesetz ist tot – lang lebe das Moore'sche Gesetz

Die Schlussfolgerungen aus dem ITRS sind, dass verbesserte Prozessorenleistung in neuen Architekturen, die mit Hilfe von 3-D-Integrationsprozessen gefertigt werden, optimiertem Multithreading und applikationsspezifischen Kernen sowie generell verbesserten Speichern liegen. Die Zeiten der einfachen Verkleinerung von Transistorenabständen und steten Steigerung der Taktrate dürfte dagegen in spätestens fünf Jahren vorüber sein.

Hinweis: Der Artikel erschien erstmals in der "Elektronik Praxis".

Sebastian Gerstl
Über den Autor

Sebastian Gerstl

Redakteur

Was meinen Sie zu diesem Thema?

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44194602 / Komponenten)