Speicherinfrastruktur PCIe 6.0 bringt mehr Tempo für KI-Speicher

Quelle: Pressemitteilung Microchip 1 min Lesedauer

Anbieter zum Thema

Microchip und Micron zeigen auf der „FMS 2026“ eine gemeinsame Speicherarchitektur, die den höheren Datendurchsatz für KI-, HPC- und Cloud-Workloads nutzen soll. Mit PCIe 6.0 verdoppelt sich die Bandbreite gegenüber PCIe 5.0.

Immer komplexere KI-Modelle bedeuten auch höhere Ansprüche in Sachen Datenübertragungen zwischen Rechen-, Arbeitsspeicher- und Massenspeicherressourcen im Rechenzentrum.(Bild:  Microchip)
Immer komplexere KI-Modelle bedeuten auch höhere Ansprüche in Sachen Datenübertragungen zwischen Rechen-, Arbeitsspeicher- und Massenspeicherressourcen im Rechenzentrum.
(Bild: Microchip)

KI-Infrastrukturen erhöhen nicht nur die Anforderungen an GPUs, sondern auch an die Anbindung des Massenspeichers. Wachsende Modelle und größere Datensätze erzeugen einen steigenden Datenverkehr zwischen Prozessoren, Beschleunigern und SSDs. Genau diesen Flaschenhals adressiert eine auf der „Future of Memory and Storage – FMS 2026“ vorgestellte PCIe-6.0-Architektur von Microchip Technology und Micron Technology.

Im Mittelpunkt steht eine durchgängige PCIe-6.0-Verbindung aus Switches und NVMe-SSDs. Ein PCIe-Fanout-Switch verbindet dabei Host-Prozessoren mit mehreren SSDs und stellt die verfügbare Bandbreite für alle angeschlossenen Laufwerke bereit. Nach Angaben der Unternehmen eignet sich die Architektur insbesondere für disaggregierte und zusammensetzbare Speicherkonzepte, bei denen sich Speicherressourcen flexibel skalieren lassen.

Doppelte Bandbreite gegenüber PCIe 5.0

PCI Express 6.0 erreicht eine Übertragungsrate von 64 Gigatransfers pro Sekunde je Lane und verdoppelt damit die Bandbreite gegenüber PCIe 5.0. Davon profitieren vor allem Anwendungen, die kontinuierlich große Datenmengen zwischen Compute- und Speicherressourcen bewegen, etwa das Training und die Inferenz großer KI-Modelle sowie HPC-Workloads.

Die Demonstration kombiniert Switchtec-Gen-6-Switches von Microchip mit Microns „9650“-NVMe-SSDs, die beide den PCIe-6.0-Standard unterstützen.

Architektur verbindet Compute und Speicher

Die Switches übernehmen die Anbindung von CPUs, GPUs, KI-Beschleunigern und Massenspeichern innerhalb einer PCIe-Domäne. Darüber hinaus unterstützen sie Funktionen wie Fehlerbegrenzung, Diagnose und Multicast, wodurch sich Daten an mehrere Endpunkte gleichzeitig verteilen lassen.

Ergänzend integriert Microchip Sicherheitsfunktionen wie „Hardware Root of Trust“ und „Secure Boot“ mit postquantensicheren kryptografischen Verfahren nach dem CNSA-2.0-Standard (Commercial National Security Algorithm Suite 2.0).

(ID:50921850)

Jetzt Newsletter abonnieren

Täglich die wichtigsten Infos zu RZ- und Server-Technik

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung