Deutlich mehr Leistung und geringerer Stromverbrauch

IBM entwickelt 5-Nanometer-Chip

| Autor / Redakteur: Ludger Schmitz / Ludger Schmitz

IBM-Forscher zeigt einen Wafer mit Chips in 5-Nanometer-Technologie
IBM-Forscher zeigt einen Wafer mit Chips in 5-Nanometer-Technologie (Bild: IBM)

Wer 16-Nanometer-Chips verbaut, ist auf der Höhe der Zeit, zehn Nanometer sind das feinste, sieben noch gar nicht produktionsreif. Aber IBM-Forscher haben schon mal bewiesen, dass es auch nur fünf Nanometer sein können.

Keine zwei Wochen vor der nächsten Supercomputer-Konferenz macht IBM mit einer Meldung auf sich aufmerksam, die nicht nur in dieses Feld passt. Zusammen mit den Partnern Globalfoundries und Samsung haben IBM-Forscher den Prozess für den Bau eines so genannten Nanosheet-Transistors auf Silizium-Basis mit fünf Nanometer (Nm) Strukturbreite in den Griff bekommen.

Vor nicht einmal zwei Jahren waren sieben Nanometer die Spitze

Vor nicht einmal zwei Jahren hat IBM die ersten Chips mit sieben Nanometern vorgestellt. Die tragen auf der Fläche eines Fingernagels 20 Milliarden Transistoren. Noch hat Big Blue die Produktionseinrichtungen für diesen Chip nicht fertig. Derweil habe Forscher im Testlabor die ersten Wafer mit Chips in Fünf-Nanometer-Technik hergestellt. Die haben auf gleicher Fläche dann gleich 30 Milliarden Switches.

Das bringt eine ganze Menge mehr Rechenpower. Die steigt zwar nicht analog zur höheren Transistordichte, sorgt laut IBM aber immerhin für 40 Prozent mehr Leistung. Bei gleicher Auslastung soll der enger gepackte Chip jedoch sogar 85 Prozent weniger Strom verbrauchen. Kürzere Schaltwege machen es möglich.Damit könnte der Chip nicht nur für stromfressende Superrechner interessant sein, sondern auch für die Verwendung in Smartphones und anderen mobilen Geräten, deren Akkus dann länger durchhalten würden.

Mit heute üblicher Technologie nicht möglich

Die Herstellung des neuen Chips gelang mit Extreme Ultraviolet (EUV) Lithografie, wie auch schon bei den 78-Nm-Chips. Dieses Verfahren erlaubt eine Feinabstimmung zwischen Performance und Leistungsaufnahme für ausgewählte Schaltkreise. Die Justierung resultiert in so genannten Nanosheet-Transistoren.

Fünf Nanometer Strukturbreite ließen sich im Prinzip auch mit der gängigen FinFET-Architektur erreichen, bei der gelegentlich etwas übertrieben von 3D-Chips die Rede ist. Theoretisch ließen sich die Abstände zwischen den stromführenden Fins verkleinern. Allerdings ist die Höhe der Fins limitiert, denn ein höherer Stromdurchfluss ist nicht möglich.

Nach IBM-Angaben sollen Chips mit 5-Nm-Strukurbreite „in nicht allzu ferner Zukunft in Produktion gehen“. Derzeit ist das Unternehmen aber noch damit beschäftigt, in seinem Fab 8 die Fertigungsprozesse für den 7-Nm-Chip einzurichten. Diese sollen 2018 auf den Markt kommen. Der jetzige Durchbruch in den Labors ist ein Ergebnis des 2014 angekündigten und auf fünf Jahre ausgelegten Programms, mit dem IBM drei Milliarden Dollar in die Erforschung neuartiger Chipstechnologien investiert.

Was meinen Sie zu diesem Thema?

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44729683 / Hardware)