Die Nachfrage nach Halbleitern wird zunehmend von KI-Anwendungen und den dafür erforderlichen Rechenzentren geprägt. Das Training großer Modelle und anschließende Inferenz verlangen enorme Rechenleistung und treiben Innovationen in der Chip-Technik.
Mehr als kleinere Transistoren: Wie KI die Anforderungen an Halbleiter verändert. Hier zu sehen der Standort Dresden.
(Bild: GlobalFoundries)
Der Anstieg KI-gesteuerter Workloads wirkt sich grundlegend auf die Anforderungen für Halbleiter aus. Neben leistungsfähigen Prozessoren gewinnen Speicherbandbreite, energieeffiziente Datenübertragung und Advanced Packaging an Bedeutung. Entscheidend ist nicht mehr allein, wie viele Transistoren auf einem Chip Platz finden, sondern wie effizient sich unterschiedliche Komponenten zu einem leistungsfähigen Gesamtsystem verbinden lassen.
Das Trainieren und den Einsatz groß angelegter Modelle erfordert immense Rechenleistung und eine schnelle Datenübertragung zwischen Prozessoren, Speichersystemen und Speicherclustern. Gleichzeitig sind Daten in immer größeren Mengen und mit möglichst geringer Verzögerung zwischen Prozessoren, Speichern und Netzwerksystemen zu übertragen. GPUs, spezialisierte KI-Beschleuniger und Hochleistungs-CPUs bilden deshalb das Fundament moderner Rechenzentrumsarchitekturen. Gleichzeitig entstehen neue Techniken, um den steigenden Anforderungen gerecht zu werden.
Siliziumphotonik: Datenübertragung per Licht
Elektrische Datenverbindungen stoßen bei steigenden Übertragungsraten zunehmend auf physikalische und energetische Grenzen. Mit höheren Signalfrequenzen nehmen Leitungsverluste und Aufwand für die Signalaufbereitung zu. Um die Signalqualität über längere elektrische Verbindungen aufrechtzuerhalten, sind zusätzliche elektronische Schaltungen nötig, die wiederum Energie verbrauchen und Wärme erzeugen.
Optische Verbindungen umgehen einen Teil dieser Probleme. Lichtsignale lassen sich über Glasfasern mit geringen Übertragungsverlusten transportieren und sind unempfindlich gegenüber elektromagnetischen Störungen und reduzieren zudem die Latenz. Mehrere optische Kanäle können unterschiedliche Wellenlängen nutzen und dadurch parallel Daten übertragen. Angesichts steigender Datenraten und strengerer Vorgaben zum Stromverbrauch bietet die optische Kommunikation Vorteile hinsichtlich Geschwindigkeit und Energieeffizienz.
„Um weiterhin sowohl die Bandbreitenanforderungen zu erfüllen, als auch innerhalb des Energiebudgets zu bleiben, ist der Übergang von Kupfer zu optisch absolut notwendig“, betont Ed Kaste, Senior Vice President, CMOS Business bei Global Foundries, im Interview. „Das ist in vollem Gange. Global Foundries investiert seit mehr als zehn Jahren, um unsere Technologieplattformen für diesen Moment bereit zu haben. Und wir sehen, wie in Rechenzentren der beschleunigte Übergang von elektrisch zu optisch beginnt.“
Die optische Technik soll Kupfer nicht grundsätzlich ersetzen. Vielmehr verschiebt sie die Grenze, ab der optische Verbindungen gegenüber elektrischen wirtschaftliche und technische Vorteile bieten. Siliziumphotonik ist damit ein wichtiger Baustein für Rechensysteme, deren Leistungsfähigkeit zunehmend von der effizienten Kommunikation zwischen ihren Komponenten abhängt.
Advanced Packaging: Mehr Leistung durch engere Integration
Der Engpass moderner KI-Systeme liegt nicht allein in der Rechenleistung. Ebenso wichtig ist, wie schnell und energieeffizient sich die Daten zwischen Recheneinheiten und Speicher bewegen lassen.
Ein wesentlicher Hebel für leistungsfähige Chips ist Advanced Packaging. Hintergrund ist, dass sich die Leistungssteigerungen durch immer kleinere Transistorstrukturen mit zusätzlichen technischen und wirtschaftlichen Herausforderungen konfrontiert sehen. Die Integration mehrerer spezialisierter Halbleiterbausteine in einem gemeinsamen Gehäuse eröffnet deshalb neue Möglichkeiten.
Ein Beispiel ist Chip on Wafer on Substrate (CoWoS), eine von TSMC entwickelte Packaging-Technik. Sie ermöglicht es, mehrere Halbleiterbausteine und Speicherkomponenten auf engem Raum über einen gemeinsamen Träger miteinander zu verbinden. Die kurzen Verbindungen erleichtern den schnellen Datenaustausch und reduzieren Übertragungsverluste und den Energiebedarf. CoWoS markiert einen grundlegenden Wandel: Die Systemleistung hängt zunehmend davon ab, wie effizient Rechenlogik und Speicher miteinander gekoppelt sind.
„Die Roadmap für Advanced Packaging wird von den Rechenzentren vorangetrieben“, so Ed Kaste. „Wir schließen uns dem Ökosystem von TSMC für Advanced Packaging an, indem wir die Interposer-Komponente ihrer CoWoS-L-Lösung bereitstellen, die der De-facto-Standard in KI-Rechenzentren wird. Das ist ein Trend, von dem wir erwarten, dass es ein seht langfristiger Trend sein wird.“
Stand: 08.12.2025
Es ist für uns eine Selbstverständlichkeit, dass wir verantwortungsvoll mit Ihren personenbezogenen Daten umgehen. Sofern wir personenbezogene Daten von Ihnen erheben, verarbeiten wir diese unter Beachtung der geltenden Datenschutzvorschriften. Detaillierte Informationen finden Sie in unserer Datenschutzerklärung.
Einwilligung in die Verwendung von Daten zu Werbezwecken
Ich bin damit einverstanden, dass die Vogel IT-Medien GmbH, Max-Josef-Metzger-Straße 21, 86157 Augsburg, einschließlich aller mit ihr im Sinne der §§ 15 ff. AktG verbundenen Unternehmen (im weiteren: Vogel Communications Group) meine E-Mail-Adresse für die Zusendung von Newslettern und Werbung nutzt. Auflistungen der jeweils zugehörigen Unternehmen können hier abgerufen werden.
Der Newsletterinhalt erstreckt sich dabei auf Produkte und Dienstleistungen aller zuvor genannten Unternehmen, darunter beispielsweise Fachzeitschriften und Fachbücher, Veranstaltungen und Messen sowie veranstaltungsbezogene Produkte und Dienstleistungen, Print- und Digital-Mediaangebote und Services wie weitere (redaktionelle) Newsletter, Gewinnspiele, Lead-Kampagnen, Marktforschung im Online- und Offline-Bereich, fachspezifische Webportale und E-Learning-Angebote. Wenn auch meine persönliche Telefonnummer erhoben wurde, darf diese für die Unterbreitung von Angeboten der vorgenannten Produkte und Dienstleistungen der vorgenannten Unternehmen und Marktforschung genutzt werden.
Meine Einwilligung umfasst zudem die Verarbeitung meiner E-Mail-Adresse und Telefonnummer für den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern wie z.B. LinkedIN, Google und Meta. Hierfür darf die Vogel Communications Group die genannten Daten gehasht an Werbepartner übermitteln, die diese Daten dann nutzen, um feststellen zu können, ob ich ebenfalls Mitglied auf den besagten Werbepartnerportalen bin. Die Vogel Communications Group nutzt diese Funktion zu Zwecken des Retargeting (Upselling, Crossselling und Kundenbindung), der Generierung von sog. Lookalike Audiences zur Neukundengewinnung und als Ausschlussgrundlage für laufende Werbekampagnen. Weitere Informationen kann ich dem Abschnitt „Datenabgleich zu Marketingzwecken“ in der Datenschutzerklärung entnehmen.
Falls ich im Internet auf Portalen der Vogel Communications Group einschließlich deren mit ihr im Sinne der §§ 15 ff. AktG verbundenen Unternehmen geschützte Inhalte abrufe, muss ich mich mit weiteren Daten für den Zugang zu diesen Inhalten registrieren. Im Gegenzug für diesen gebührenlosen Zugang zu redaktionellen Inhalten dürfen meine Daten im Sinne dieser Einwilligung für die hier genannten Zwecke verwendet werden. Dies gilt nicht für den Datenabgleich zu Marketingzwecken.
Recht auf Widerruf
Mir ist bewusst, dass ich diese Einwilligung jederzeit für die Zukunft widerrufen kann. Durch meinen Widerruf wird die Rechtmäßigkeit der aufgrund meiner Einwilligung bis zum Widerruf erfolgten Verarbeitung nicht berührt. Um meinen Widerruf zu erklären, kann ich als eine Möglichkeit das unter https://contact.vogel.de abrufbare Kontaktformular nutzen. Sofern ich einzelne von mir abonnierte Newsletter nicht mehr erhalten möchte, kann ich darüber hinaus auch den am Ende eines Newsletters eingebundenen Abmeldelink anklicken. Weitere Informationen zu meinem Widerrufsrecht und dessen Ausübung sowie zu den Folgen meines Widerrufs finde ich in der Datenschutzerklärung.
Für KI-Beschleuniger ermöglicht CoWoS eine enge Kopplung leistungsfähiger Prozessoren mit großen Speicherkapazitäten. Die daraus resultierende hohe Bandbreite und die kurzen Signalwege helfen, die Rechenleistung moderner Systeme auszubauen. Advanced Packaging entwickelt sich von einer nachgelagerter Fertigungsstufe zu einer Schlüsseltechnologie für leistungsfähige Halbleitersysteme.
Vom Rechenzentrum zum Edge: KI wird physisch
Während Rechenzentren die Entwicklung leistungsfähiger KI-Systeme vorantreiben, zeichnet sich mit Edge-KI ein weiterer Pfad ab. KI-Funktionen wandern zunehmend aus der Cloud in Geräte, die Daten direkt vor Ort erfassen und verarbeiten.
Diese Anwendungen stellen andere Anforderungen als Rechenzentren. Der verfügbare Bauraum ist begrenzt, die Energieversorgung häufig auf kleine Batterien angewiesen. Gleichzeitig müssen die Systeme ihre Umgebung zuverlässig wahrnehmen, Informationen lokal auswerten und innerhalb vorgegebener Grenzen reagieren. Für die Halbleiterindustrie eröffnet das zusätzliche Einsatzfelder. Der Bedarf beschränkt sich nicht länger auf große Rechenzentren, sondern erstreckt sich potentiell über eine Vielzahl vernetzter Geräte.
„Die neuen KI-Fähigkeiten werden in der Cloud entwickelt und dann auf Edge-Geräten eingesetzt, um ein höheres Maß an Autonomie und Intelligenz zu ermöglichen“ ist Ed Kaste überzeugt. „Das ist ein anderer Satz von Technologieanforderungen, weil man stark eingeschränkt ist, was den Formfaktor angeht, und stark eingeschränkt, was die Stromversorgung angeht. Zusätzlich zur Rechenzentrums-KI müssen diese Edge-KI-Systeme sowohl ihre Umgebung erfassen, um Kontext für ihre Entscheidungsfindung zu erhalten, als auch eine Aktion in der physischen Welt auslösen.“
Die Chip-Entwicklung steht vor einem strukturellen Wandel. Die Miniaturisierung von Transistoren bleibt wichtig, reicht aber nicht mehr aus, um die Anforderungen moderner KI-Systeme zu erfüllen. Zunehmend entscheidet das Zusammenspiel von Rechenleistung, Speicherbandbreite, Energieversorgung und thermischem Management über die Leistungsfähigkeit eines Systems.
Advanced Packaging ermöglicht die enge Integration unterschiedlicher Chiptypen. Siliziumphotonik eröffnet neue Wege für eine schnelle Kommunikation. Spezialisierte Architekturen adressieren die unterschiedlichen Anforderungen von Rechenzentren und Edge-Geräten.
Für die Halbleiterindustrie bedeutet das, dass Innovation entlang der gesamten Systemarchitektur stattfinden sollte. Wettbewerbsvorteile entstehen nicht allein durch den leistungsfähigsten Einzelchip, sondern durch die Fähigkeit, unterschiedliche Techniken zusammenzuführen.
Ein näherer Blick auf CoWoS
CoWoS steht für Chip on Wafer on Substrate und zeigt, dass die Weiterentwicklung von Halbleitern nicht mehr nur über immer kleinere Transistoren erfolgt. Statt ein monolithisches Chip-Design zu nutzen oder einzelne Bauteile weit voneinander entfernt auf einer klassischen Platine zu platzieren, sind bei CoWoS mehrere Chips und Memory-Speicher sehr nah miteinander verbunden.
Der zentrale Vorteil: Statt sämtliche Funktionen in einem einzigen großen Chip unterzubringen, lassen sich mehrere spezialisierte Chips und große Speicherbausteine in einem gemeinsamen Gehäuse integrieren, mit kurzen Signalwegen, hoher Bandbreite und effizienterem Datenaustausch. Die zahlreichen parallelen Verbindungen ermöglichen einen schnellen Datenverkehr zwischen High Bandwidth Memory (HBM) und Rechenchip. Die räumliche Nähe reduziert die Leitungslängen und verringert zudem Übertragungsverluste und den Energiebedarf. Logik, Speicher und weitere spezialisierte Dies lassen sich in einem gemeinsamen Gehäuse kombinieren.
Hier kommt der Silizium-Interposer ins Spiel. Er sitzt zwischen den Rechenchips, HBM-Komponenten und dem Package-Substrat und stellt sehr feine elektrische Verbindungen bereit. Dadurch lassen sich Daten mit enormer Bandbreite übertragen. Ohne diese Interposer wären heutige HBM-basierte Beschleuniger nicht denkbar. CoWoS selbst ist von TSMC entwickelt worden. Beispielsweise nutzt Nvidias Rubin-Architektur die CoWoS-Packaging-Technik. Die Bandbreite zwischen einer GPU und ihrem HBM erreicht dabei mehr als 19 TByte pro Sekunde.