Chiplets und SIPs in Computern Eine Roadmap für die Mikro-Elektronik bis 2030

Anbieter zum Thema

Rittal GmbH & Co. KG

Schneider Electric GmbH

Fsas Technologies GmbH

Neue Anwendungen, höhere Anforderungen an Nachhaltigkeit und Energie-Effizienz und steigende Sicherheitsanforderungen fordern die Chipindustrie. Die im November 2023 veröffentlichte „Microelectronics and Advanced Packaging Technologies Roadmap“ (MAPT) der Semiconductor Research Corporation zeigt, wohin es geht.

Anwendungen wie Artificial Intelligence und Machine Learning (AI/ML) oder autonomes Fahren verlangen gewaltige Rechenleistungen. Die steigende Flut an Sensordaten überfordert zusehends die Speicher- und Verarbeitungstechnologie. Gleichzeitig hat die IT- und Elektronikindustrie jetzt verstanden, dass sie dem Energiehunger ihrer Erzeugnisse dringend Grenzen setzen muss.

Schließlich verlangt die Allgegenwart digitaler Applikationen und Systeme mehr Sicherheit. Nur so lässt sich das nötige Vertrauen der Anwender bewahren und kann es gelingen gesellschaftliche Katastrophen durch Zerstörung oder digitales Hijacking kritischer Infrastrukturen zu verhindern.

Steigende Anforderungen an Mikro-Elektronik

Das fordert die Mikro-Elektronik. Gefragt sind mehr Rechenleistung, absolut weniger Energieverbrauch, mehr Flexibilität und größere Sicherheit.

Dabei stoßen die bisherigen Architekturen und Fertigungstechnologien an ihre Grenzen. Moores Law – eine Verdopplung der Computing-Effizienz etwa alle zwei Jahre – lässt sich mit den alten Mitteln und Methoden nicht mehr einhalten.

Die US-amerikanische Semiconductor Research Corporation (SRC), gewissermaßen der Forschungsarm der US-Mikro-Elektronikindustrie, veröffentlichte schon 2021 einen so genannten Decadal Plan, der die Anforderungen an die Mikro-Elektronik der Zukunft ausbuchstabierte.

Ein Fahrplan für die Mikro-Elektronik-Zukunft

Im Herbst des vergangenen Jahres folgte die MAPT (Microelectronics and Advanced Packaging Technologies Roadmap). Die rund 200 Seiten starke, kostenlos verfügbare Veröffentlichung skizziert, wie mögliche Lösungen für die Anforderungen der Zukunft aussehen könnten.

Die Roadmap geht dabei auf Designs und Technologien, Materialien und Fertigungsprozesse, aber auch auf den Umgang mit der raren Ressource Fachperson ein. Zeitlicher Zielhorizont ist das Jahr 2030.

Finanzieller Booster bereits bereitgestellt

Die US-Regierung stellte mit dem Gesetz über hilfreiche Subventionen zur Herstellung von Halbleitern (Creating Helpful Incentives to Produce Semiconductors Act oder kurz CHIPS Act) bereits 11 Milliarden Dollar für den Einstieg in diese Kraftanstrengung bereit. Dazu kommen die rund 20 Prozent, die die Mikro-Elektronik-Industrie selbst vom Umsatz jährlich in R&D steckt.

112 Organisationen wirkten an der Entstehung der MAPT mit. Die SRC organisierte den Prozess und führte die einzelnen Ergebnisse zusammen. Liest man die Roadmap, wird klar, dass IT durch die neue, gerade in der Entwicklung steckenden Chips, Materialien und Prozesse ihr Gesicht gravierend ändern wird.

Das Chiplet als Basiskomponente

Im Folgenden findet sich eine Zusammenfassung dessen, was die Roadmap zur Gestaltung von Mikro-Elektronik für die digitale Datenverarbeitung vorschlägt. Wichtigster Trend: Die Integration erreicht ein neues Level.

Denn Bauelemente für digitale Systeme werden in Zukunft öfter System in Packages (SiPs) sein. Sie kombinieren verschiedene, früher getrennte Funktionen in einem Chipgehäuse. Die einzelnen Bestandteile bezeichnet man dabei als so genannte Chiplets.

Chiplets werden selbständig entwickelt und erst danach in einer entsprechenden Verpackung zum SiP zusammengeführt.

Mehr Kommunikation mit weniger Energieverbrauch

Doch diese neue Integrationsform erfordert auf vielen Ebenen Neuentwicklungen und Anpassungen. Beispielsweise für die Kommunikation der einzelnen Chiplets im Gehäuse untereinander. Dafür hat das Open Compute Project (OCP) bereits den Universal Chiplet Interconnect Express (UCIe) entwickelt.

Er verbindet unterschiedliche oder gleichartige Chiplets auf demselben SiP. Er kann aber auch Verbindungen zu Einheiten außerhalb des SiP aufbauen. Die Technologie erhöht also Flexibilität und Skalierbarkeit.

Neuartige (re-)programmierbare Chips oder Chiplets

Weiter entsteht eine neue Art von (re-)programmierbaren Komponenten. Sie sind gröber aufgebaut als beispielsweise EPROM (Wiederbeschreibbares nur-lese-Memory). Die neuen Coarse Grained Reconfigurable Architectures, CGRA sollen eine wichtigere Rolle spielen, indem sie Systeme flexibler machen.

Die Stanford University beispielsweise definiert ein rekonfigurierbares Feld aus Memory- und Rechenkacheln. Memory-Kacheln speichern Daten, Verarbeitungs-Kacheln rechnen mit 1 oder 16 Bit Genauigkeit. Dazu kommen entsprechende Sprachen zur Konfigurierung der Elemente.

Weniger In-Chip-Energieverbrauch angestrebt

Ein wichtiges Problem von Chiplets sind die Kosten des systemweiten Datentransports. Ihnen soll auf allen Ebenen entgegengetreten werden. Beispiele für vorgeschlagene Technologien sind Re-Distributionsschichten für die Daten oder völlig neue Codierungsschemata. Auch Photonik für die Ein-Ausgabe zwischen den einzelnen Chiplets eines Chips wird angedacht.

Um die benötigte Energie zu verringern, sollen Multicore-Architekturen generell Energie-effizienter werden. Spezialisierte Akzeleratoren sollen General-Purpose-Processing mehr als bisher ergänzen oder ersetzen.

AI/ML-Aufgaben sollen vorzugsweise auf analogen AI/ML-Akzeleratoren laufen, nicht mehr auf energiefressenden GPUs. Eine weitere vielversprechende Variante dafür ist neuromorphes Compting.

Memory und Compute rücken dichter zusammen

Hinsichtlich der Speichertechniken soll die Rechenleistung noch näher an das Memory herangeführt werden oder sogar darin integriert werden. Das erfordert laut Roadmap teilweise neue Materialien und Technologien.

Beispielsweise denkt man an analogähnliche Speicherbausteine, die mehr als zehn Speicherzustände deterministisch steuern können oder völlig neue Ansätze.

Datenintensive Workloads, etwa neuronale Netze, sollen öfter In-Memory verarbeitet werden. Das ist ein Beispiel, für das die Rechenleistung in den Speicher integriert werden muss.

Um die vollen Potentiale dieser Technologie auszuschöpfen, sollten Hardware und Algorithmen anders als heute üblich gemeinsam und im Gleichschritt entwickelt werden. Dazu braucht man auch neue Entwicklungs-Tools.

Analoge Beschleuniger für AI/ML

Besonders wichtig ist wegen der vorhersehbaren Dominanz von AI/ML-Technologien in den nächsten Jahren die Entwicklung energiesparsamer, analoger Beschleuniger. Angedacht sind dichte und hochgenaue Beschleuniger-Chiplets mit langer Lebensdauer.

Energie-effzient renoviert werden muss dafür auch die Medienzugangsschicht, beispielsweise Carbon-Nanotube-Transistoren, wobei diese Elemente noch nicht zuverlässig und langlebig genug sind.

Werden SiPs größer, reichen die bisherigen Kommunikationsmechanismen nicht mehr. Ein Vorschlag besteht darin, auf dem SiP wie in LAN und WAN QoS (Quality-of-Service)-Mechanismen zu implementieren, die den Datenverkehr im SiP ausgerichtet an den Anforderungen der Aufgaben steuern. Auch Datenkompressionstechniken können helfen.

General-Purpose-Processing bleibt wichtig

Dennoch sollen breit einsetzbare Prozessoren weiter wichtig bleiben. Doch auch sie müssen unter anderem Energie-effizienter und skalierbarer werden.

Chiplets werden in solchen Prozessoren wohl auch dreidimensional gestapelt. Sie können durchaus heterogene Cores enthalten.

Das könnte, so die Roadmap, bei niedrigen Nutzungsgraden weniger Energie verschwenden, weil nicht alle Komponenten zum gleichen Zeitpunkt gleich viel Energie brauchen. Beschleuniger sollen auch im General-Purpose-Computing eine wichtigere Rolle spielen.

Quantencomputing im SiP

Auch diverse kritische Elemente von Quantencomputern könnten in Form eines SiP (System on Package) implementiert werden. Die Ein-/Ausgabe von Quanteninformationen wird voraussichtlich über photonische Verbindungen und ins System gepackte Photonik erfolgen.

Die Stromversorgung muss sich an die Gegebenheiten von SiPs anpassen. Um Übersprechen und andere Probleme zu verhindern, soll der Strom in der Regel über Rückseitenkontakte direkt an die Verbrauchsstelle geführt werden. Direkt in den Interposer, also das Element, das verschiedene Chiplets oder Verbindungen mit Strom versorgt und elektrisch verbindet, werden dann Stromkonverter integriert.

Zwischenspannungsstufe am SiP-Eingang

Bei großen SiPs lassen sich ein hoher Strombedarf und entsprechende Ohmsche Verluste vermeiden. Dazu liefert man eine höhere Spannung zum SiP.

Gleichzeitig werden so genannte Point-of-Load (POL-)Konverterchiplets ins SiP integriert. Sie überbrücken den großen Abstand zwischen der Spannung in der Systemumgebung und der wesentlich geringeren Spannung auf dem SiP durch eine Zwischenspannungsstufe.

(ID:49894135)