Multichip-Integration in Paketen Was ist ein Multi-Chiplet-SiP?

Anbieter zum Thema

Intel Deutschland GmbH

PANDUIT

Rittal GmbH & Co. KG

EPS Rechenzentrum Infrastruktur GmbH

Immer mehr Funktionen werden in der Halbleitertechnologie immer dichter integriert. Eine Möglichkeit dafür sind Multi-Chiplet SiPs (System in Package). Sie nutzen die dritte Dimension.

Halbleiter müssen künftig immer komplexere Anforderungen erfüllen. Zugleich sollen sie mehr Bandbreite bieten, weniger Strom und Platz verbrauchen, dabei mehr Funktionen liefern und auch noch flexibel fungieren können. Mit konventioneller Halbleitertechnik, bei der ein Chip auf eine Platine gelötet wird und der nächste daneben, dazwischen goldene Leiterstränge, kommt man in modernen High-Tech-Anwendungen schon lange nicht mehr weiter.

Daher haben sich neue Alternativen entwickelt. Eine von ihnen ist das System in Package. (SiP). SiP-Designs, fassen unterschiedliche und möglicherweise auch unterschiedlich gefertigte Funktions-Dies, also auf Wafer geätzte Schaltungen, auf einem Substrat zu einer EInheit zusammen.

Handelt es sich bei den Dies um so genannte Chiplets, spricht man von Multi-Chiplet-Design. Chiplets fassen mehrere ursprünglich getrennte Funktionen in einem Die zusammen.

Kein Einheitszwarng

Trotzdem darf jedes der Chiplets eines SiP beispielsweise eine andere Strukturbreite aufweisen. Es ist unnötig, dass alle mit der gleichen Chiptechnologie arbeiten.

Von Chiplets spricht man dann, wenn die einzelnen Bereiche Funktionen realisieren, die man früher als separate Chips ausgeführt hätte. Werden mehrere Chiplets in einem SiP kombiniert, entsteht das Multi-Chiplet SiP.

MCM, SoC und SiP

Zu unterscheiden ist das SiP vom System on Chip (SoC), bei dem ebenfalls unterschiedliche Systemkomponenten zusammengefasst werden. Hier allerdings brauchen sie dieselbe Prozesstechnologie.

Von Multi-Chip-Module (MCM) spricht man dann, wenn mehrere Chips auf einer Leiterplatte montiert werden. SiP und SoC sind im Grunde höher integrierte Weiterentwicklungen von MCMs.

Fertigungsverfahren

Für den Aufbau von Multi-Chiplet-SiPs gibt es unterschiedliche Verfahren, beispielsweise mithilfe so genannter Interposer. Das sind Zwischenschichten, die die Verbindung zwischen den Chiplets und der Platine mit ihren Kontakten zur Außenwelt herstellen.

Auch die direkte Durchkontaktierung übereinanderliegender Chiplets ist möglich. Man spricht hier von Through-Silicon Vias (TSVs).

Mikroelektronische Kommunikationsbrücken

Eine weitere Methode, die insbesondere Intel kultiviert, sind eigens ins Substrat eingebrachte Mini-Bausteine für die Verbindung zwischen den einzelnen Chips oder Chiplets. Intel verwendet sie beispielsweise für seine als SiP aufgebauten „Stratix 10“-FPGAs. Hier wird ein monolithischer FPGA mit den jeweils benötigten Transceiver-Elementen umgeben, die mit dem FPGA jeweils über einen Überbrückungschip verbunden sind.

Intel bezeichnet seinen Brückenchip als Embedded Multi-Die Interconnect Bridge (EMIB). EMIB sorgt für ultrakurze Verbindungsdrähte.

Sie bedeuten sehr geringe Latenzen beim Datentransport von einem Chiplet zum nächsten. Eine spezielle Interconnect-Schicht ist hier nicht nötig, das Design ist insgesamt unkomplizierter.

Flip-Chip-Montage

Ein weiterer fertigungsmethodischer Baustein für Multi-Chiplet-SiPs ist die so genannte Flip-Chip-Fertigung. Hier wird der fertige Chip oder das fertige Chiplet mit den Kontakten zum Substrat auf das Substrat aufgebracht.

An den Kontaktpunkten stellen winzige Lötmaterialbälle eine direkte leitende Verbindung zum Substrat her. Dadurch ist eine Interposer-ähnliche separate Kontaktschicht überflüssig.

Mit wachsenden Anforderungen werden wohl immer mehr dreidimensionale und multifunktionale Chiparchitekturen entstehen, die immer enger integriert werden. Multi-Chiplet-SiPs sind hier ein Fortschritt, aber sicher noch nicht die Endstation.

(ID:49854249)