Advanced Packaging Was ist Chip on Wafer on Substrate (CoWoS)?

Anbieter zum Thema

TSMC Europe B.V.

Taiwan Semiconductor Co. Ltd

NVIDIA GmbH

AMD International Sales & Services Ltd.

AMD Saxony GmbH

mehr weniger

DAXTEN GmbH

dtm Datentechnik Moll GmbH

PQ Plus GmbH

weniger

Mit Chip on Wafer on Substrate, kurz: CoWoS; lassen sich mehrere Chips und Memory-Speicher nebeneinander auf einem Träger montieren. Das spart nicht nur Platz, sondern reduziert auch die Wärme-Erzeugung und senkt zugleich die Kosten. Der Bedarf an CoWoS-basierten Produkten wie Highend-GPUs für Rechenzentren ist daher enorm.

Chip on Wafer on Substrate oder abgekürzt CoWoS ist eine vom taiwanesischen Auftragshersteller TSMC entwickelte fortschrittliche Technologie, um unterschiedliche Chips in einem Gehäuse miteinander zu kombinieren. Aktuell beträgt der Marktanteil von TSMC an der weltweiten CoWoS-Herstellung mehr als 50 Prozent.

Im vergangenen Jahr lag die geschätzte monatliche CoWoS-Kapazität von TSMC laut einem Bericht von „DigiTimes Asia“ bei 8.000 Wafern, Anfang 2024 waren es dann schon etwa 11.000 Wafer.

Ende 2024 will TSMC monatlich rund 20.000 Wafer erreichen. Andere Quellen sprechen bereits von geplanten 30.000 Einheiten pro Monat, die dann endlich die aktuellen Lieferschwierigkeiten dämpfen sollen. Das gilt allerdings nur, wenn die Nachfrage nicht weiter stark zunimmt.

GPUs als Beschleuniger gefragt wie nie

Die Halbleiterumsätze steigen 2024 um 17 Prozent

Chiplets und SIPs in Computern

Eine Roadmap für die Mikro-Elektronik bis 2030

Etwa die Hälfte der verfügbaren CoWoS-Produktion geht bislang an den GPU-Hersteller (Graphics Processing Unit) Nvidia, der sie für seine Hochleistungs-Grafikkarten wie die „H100“ benötigt. Nvidia und AMD zusammen kaufen derzeit laut DigiTimes Asia zwischen 70 und 80 Prozent der gesamten weltweiten CoWoS-Produktion auf.

Kombinationen aus Chips, Speicher und mehr

TSMC hat spezielle Verfahren zum so genannten Advanced Packaging entwickelt. Damit lassen sich mehrere Chips mit sehr feinen Leitern und eng angeordneten Kontakten in einem Gehäuse zusammenfassen. Ein Beispiel ist etwa die Kombination einer GPU mit sechs Speicherchips auf einer gemeinsamen Platine, wie sie für Anwendungen im Bereich der Künstlichen Intelligenz (KI) eingesetzt werden.

Durch das Kombinieren ähnlicher, aber auch unterschiedlicher Chips lässt sich die Verbindungsgeschwindigkeit zwischen ihnen erheblich beschleunigen. Gleichzeitig kann dadurch Platz gespart werden. Auf diese Weise wollen die Hersteller auch in Zukunft die massiv gestiegenen Ansprüche in den Bereichen High-Performance Computing (HPC), bei Highend-Servern, in der Cloud sowie allgemein in Rechenzentren erfüllen.

CoWoS-Aufbau

Je größer die Fläche des Trägers ist, desto mehr Chips lassen sich darauf unterbringen. Er wird auch Silicon Interposer genannt. Auf einer speziellen Leiterplatte (Circuit Board) befindet sich zunächst das so genannte Package Substrat. Auf ihm wird der Interposer montiert, der wiederum verschiedene Chips und auf einem Base Die zusätzlich mehrere Speicherbausteine aufnehmen kann.

Die erste von TSMC freigegebene CoWoS-Generation hatte noch eine Interposer-Oberfläche von etwas über 830 Quadratmillimeter. 2020 stellte das Unternehmen dann bereits einen 1.500 mm² großen Interposer vor. Er soll Geschwindigkeiten von bis zu 2,7 Terabyte pro Sekunde (TByte/s) erreichen. Das ist 2,7 mal so schnell wie die im Jahr 2016 vorgestellte Generation. Dank der höheren Speicherkapazitäten und Bandbreiten eignet sich die neue CoWoS-Generation besonders für speicherintensive Workloads wie Deep Learning oder 5G-Netzwerke.

Im vergangenen Jahr erreichte TSMC dann eine Interposer-Fläche von rund 2.750 mm2. Im kommenden Jahr will das Unternehmen die zur Verfügung stehende Fläche noch einmal auf etwa 5.000 mm2 verdoppeln. Dann sollen die einzelnen Chips nur noch über winzige Bridges miteinander verbunden sein, die in Kunstharz eingebettet werden.

Weitere Vorteile

Neben der höheren Leistung und dem kleineren Formfaktor zeichnen sich CoWoS-Träger durch eine verbesserte Ableitung der Wärme und niedrigere Kosten aus. Durch die Anordnung mehrerer Chips auf einem Träger verteilt sich die Wärme besser. Das senkt die Betriebstemperatur der Chips und erhöht zugleich ihre Lebensdauer. Beides wirkt sich positiv auf die Kosten aus.

Durch die Integration verschiedener Chip-Typen in einem Gehäuse lassen sich spezielle Funktionen zudem effizienter realisieren. So können nicht nur Chips sowie Speicher miteinander verbunden werden, auch möglicherweise benötigte Sensoren lassen sich hinzufügen. Damit steigt die Flexibilität.

Sowohl Nvidia als auch AMD verwenden CoWoS-Träger bereits für ihre begehrten Highend-Grafikprozessoren wie die Modelle „A30“, „A100“, „A800“, „H100“ und „H800“ von Nvidia beziehungsweise die AMD hergestellten GPUs „Instinct MI100“, „Instinct MI200/MI200/MI250X“ sowie die neue „Instinct MI300“.

(ID:49932636)