Wachstumstreiber und die Anwendungsfälle IDtechex untersucht Halbleiterformate für Rechenzentren

Anbieter zum Thema

IDTechEx Ltd

Stäubli TEC-Systems GmbH Connectors

Schneider Electric GmbH

PQ Plus GmbH

Der kürzlich veröffentlichte Marktforschungsbericht „Fortschrittliches Halbleiter-Packaging 2023-2033“ von IDtechex befasst sich mit den Wachstumstreibern für Halbleiter-Packaging-Technologien zur Anwendung in Rechenzentren. Er gibt auch Beispiele für kommerzielle Serverprodukte, die fortschrittliche einsetzen.

Halbleiter sind die entscheidende Komponente, die unser digitales Leben ermöglicht. Ihre Entwicklung hat einen weiten Weg zurückgelegt. 1971 hatte der „Intel 4004“, der erste Ein-Chip-Prozessor, gerade einmal 2.250 Transistoren. 2022 hat der modernste Prozessor über 50 Milliarden Transistoren.

Der Fortschritt hat jedoch seinen Preis. Sowohl die Entwicklungs- als auch die Produktionskosten sind so stark gestiegen, dass die Industrie nach einer alternativen Lösung sucht, um die Kosten zu senken und gleichzeitig weiterhin fortschrittliche Produkte zu liefern. Hinzu kommen die Nachfrage nach kleineren Geräten, die Notwendigkeit einer kompakten Integration heterogener Komponenten und die Notwendigkeit einer höheren Verbindungsdichte, weshalb das moderne Halbleiter-Packaging stärker in den Mittelpunkt rückt.

Die Halbleitergehäusetechniken

Bei der Entwicklung eines hoch Energie-effizienten Systems für HPC-Anwendungen (High Performance Computing) und Rechenzentren gibt es drei Trends: mehr Transistoren, mehr Speicher und mehr Verbindungen zwischen dem Logik-IC und dem Speicher.

Mehr Transistoren erfordern neben vielen anderen Herausforderungen ein Chipdesign, das über die Recycle-Grenze hinausgeht, was den Rahmen des fortschrittlichen Halbleiter-Packaging sprengt. Andererseits können mehr Speicher, die durch On-Chip-Speicher mit hoher Bandbreite sowie durch eine größere Anzahl von E/As erreicht werden können, und mehr Verbindungen zwischen dem Logik-IC und dem Speicher durch fortschrittliche Halbleitergehäusetechnologien realisiert werden.

Die Kosten und das Design

Neben technischen Verbesserungen ist auch das Kosten-Management ein wichtiges Thema in diesem Bereich. Das Chiplet-Design hat sich als ein Weg herauskristallisiert, der dem Anbieter hilft, ein Gleichgewicht zwischen Kosten und Leistung zu finden.

Dem Chiplet-Design liegt ein modularer Ansatz für den Aufbau von Prozessoren zugrunde. So können verschiedene Dies/Chips unter Verwendung des am besten geeigneten Prozessknotens erstellt werden, wodurch die Gesamtkosten des Geräts gesenkt werden, da der (teure!) modernste Prozessknoten nicht für unnötige Teile verwendet wird.

Ein weiterer Grund für ein solches Chiplet-Design ist der Bedarf an mehr E/A. Das Packaging von E/A-Dies wie SerDes, PCIEs, Speicher-E/A usw. auf demselben Modul mit Verarbeitungseinheiten, die 2,5D- oder eine gleichwertige Halbleiter-Packaging-Technologie verwenden, ermöglicht eine höhere E/A-Anzahl in einem System. Das 2,5D-Halbleiter-Packaging ist die einzige heute verfügbare Technologie, die Sub-Micron-Routing ermöglicht.

Aktuelle Anwendungsfälle und zukünftige Entwicklungstrends

Beim Blick auf einige der aktuellsten kommerziellen Produkte, bei denen fortschrittliche Halbleiter-Packaging-Technologien zum Einsatz kommen oder kommen werden, verwendet IDtechex als Beispiel die Einführung von Server-CPUs. Während die meisten aktuellen Server-CPUs auf monolithischen SoCs (System on Chip) basieren, kündigte Intel damals für 2021 an, dass seine Server-CPU der nächsten Generation, „Sapphire Rapids“, auf einem Vier-Chip-Modul basieren wird, das über die „Embedded Multi-Die Interconnect Bridge“ (EMIB) miteinander verbunden ist. EMIB ist mittlerweile Intels fortschrittliche 2,5D-Halbleitergehäuse-Lösung.

In der Zwischenzeit nutzt AMD die Möglichkeiten der fortschrittlichen 3D-Halbleitergehäusetechnologien, um einen Cache-Die direkt auf den Prozessor zu stapeln, um die Leistung seiner neuesten Server-CPU Milan-X (Produkte, die im März 2022 auf den Markt gekommen sind) zu steigern. AMD behauptet, dass das 3D-Gehäuse eine mehr als 200-fache Interconnect-Dichte im Vergleich zum regulären 2D-Gehäuse ermöglicht.

Da sowohl der erste als auch der zweite führende Anbieter von Server-CPUs fortschrittliche Halbleiter-Gehäusetechnologien in ihren neuesten, hochmodernen Produkten verwenden, ist davon auszugehen, dass der Einsatz fortschrittlicher Halbleiter-Gehäusetechnologien in diesem Bereich nur noch zunehmen wird. Neben Server-CPUs wird die fortschrittliche Halbleiter-Packaging-Technologie auch für andere Komponenten im Rechenzentrum, wie Beschleuniger, eingesetzt. So verwendet Nvidia beispielsweise seit 2016 die 2,5D-Gehäusetechnologie von TSMC - CoWoS (Chip on Wafer on Substrate) - für seine High-End-GPU-Beschleuniger (siehe: UHD-FO, EMIB, CoWoS und RDL; Die Topspieler in der Branche für Hochleistungs-Aufbau- und Verbindungstechnik .

UHD-FO, EMIB, CoWoS und RDL

Die Topspieler in der Branche für Hochleistungs-Aufbau- und Verbindungstechnik

Obwohl bereits mehrere kommerzielle High-End-Produkte 2,5D-Halbleitergehäusetechnologien verwenden, laufen derzeit zahlreiche Entwicklungsinitiativen, um die Leistung solcher Geräte weiter zu verbessern und die Gehäusegröße zu erweitern, um zusätzliche Komponenten unterzubringen. Die Entwicklung wird über die 2,5D-Integration hinausgehen.

Letztendlich wird eine vollständige 3D-Integration angestrebt, bei der viele Logik-ICs und Speicher physisch übereinander angeordnet sind. Der Weg dorthin ist jedoch keineswegs einfach. Das Wärmemanagement und die Herstellung stehen vor mehreren Problemen, die noch überwunden werden müssen.

Und schließlich werden angesichts des weltweit wachsenden Bedarfs an Rechenzentren die Fortschritte bei den fortschrittlichen Halbleiter-Packaging-Technologien, die für die nächste Generation integrierter Schaltkreise (ICs) für Hochleistungscomputeranwendungen entscheidend sind, einen erheblichen Einfluss auf den Markt haben.

(ID:48687756)