Ausbalanciertes Speicher- und Bussystem für Quadcore-Architektur Barcelona, die neue leistungsfähige Quad-Core-Architektur von AMD

Heute hat AMD offiziell seine neue Generation von Quad-Core-Prozessoren mit der Bezeichnung Barcelona angekündigt. Der Chip ist besonders optimiert für den Einsatz von Virtualisierung und sein Design ist besonders energiesparend mit variabler Spannung je Core in Abhängigkeit von der Leistung.

Anbieter zum Thema

Stäubli TEC-Systems GmbH Connectors

Penta Infra

ConSysTech GmbH

AMD Advanced Micro Devices GmbH

Der neue Barcelona-Chip, der ab September erhältlich sein soll, zeichnet sich durch ein natives Quad-Core-Design aus. So eignet er sich besonders dafür, unterschiedliche Betriebssysteme und Anwendungen gleichzeitig virtualisiert laufen zu lassen. Aber auch im Bereich der Transaktionsverarbeitung bietet Barcelona durch Multithreading Unterstützung für Remote-Anwendungen sowie Web- und Applikationsserver.

Die gesamte Architektur des Prozessors ist optimiert auf schnelle Datenzugriffe, und auf die Kommunikation sowie Datentransfer der vier Cores untereinander. Die Speicherarchitektur trägt damit den Anforderungen von virtuellen Anwendungen Rechnung und beschleunigt durch weitere Techniken wie Nested Paging die Verarbeitungsgeschwindigkeit von virtuellen Maschinen.

Optimiert für Virtualisierung

In der Direct Connect Architecture sind die Cores des Barcelona direkt miteinander verbunden und verfügen über einen gemeinsam genutzten L3-Cache. So können Daten von einem Core-Cache schnell in den anderen kopiert werden. Dieses Design sorgt für ein effizientes Ausnutzen des Speichers, besonders bei speicherintensiven Workloads wie Virtualisierung mit vielen VMs (virtuellen Maschinen), sodass eine größere Anzahl von VMs auf einem Prozessor laufen kann.

Zusätzlich hat AMD die Memory Optimizer Technology implementiert. Damit verfügt der Barcelona über eine verdoppelte Anzahl von Speicherkanälen im Vergleich zum Opteron, der Speicherbuffer ist optimiert für DDR2 und zwei- bis viermal größer als der seines Vorgängers.

Neue Algorithmen verbessern das DRAM Paging und ein DRAM Prefetcher berechnet und lädt Daten nach Bedarf aus dem Hauptspeicher. Ein weiterer Teil der Speicheroptimierung ist ein Core Prefetcher, der Daten direkt in den L1-Cache schreibt und damit Bandbreite für den L2-Cache spart. Die Memory Optimizer Technology und ein balancierter Smartcache verbessern insgesamt die Leistung von multithreaded Software. Zur Verbesserung der Systemleistung trägt auch der 128 Bit Wide Floating Point Accelerator bei. Er verdoppelt die Floating-Point-Leistung wesentlich für HPC-Anwendungen und wissenschaftliche Berechnungen.

Virtueller Speicher vom Prozessor verwaltet

Die implementierte Hardware-Virtualisierung AMD-V verfügt jetzt im Barcelona über die Technik des Rapid Virtualization Indexing oder auch Nested Paging genannt sowie Tagged TLBs. Nested Paging übersetzt virtuelle Speicherbereiche in physikalische, ohne das Dazwischenschalten von Software beispielsweise eines Hypervisors. Der Hypervisor muss also keine Shadow Pages mehr verwalten – eine Aufgabe, die sonst ungefähr 75 Prozent seiner Zeit belegt. Die Translation wird dabei nicht im DRAM oder auf der Platte abgelegt, sondern performant im TLB (Translation Lookaside Buffer) des Gasts. AMD rechnet mit einer Verkürzung um 25 Prozent, die ein Zugriff vom Hypervisor und zurück braucht.

Der Tagged TLB erlaubt effizientes Switchen zwischen VMs, da die Tags genau angeben, welche Daten zu welcher virtuellen Maschine gehören. Der Hardware-Controller hat den Device Exclusion Vector (DEV) implementiert, der dem Hypervisor (VMM) mitteilt, ob ein Device Zugriffsrechte auf eine Speicherseite hat oder nicht. Damit erhöht sich die Sicherheit und Konflikte zwischen VMs werden vermieden.

Stromeffizienz

Zu den herausragenden Neuheiten des Barcelona zählt die CoolCore-Technologie, die es ermöglicht, den Stromverbrauch des Prozessors wesentlich granularer zu steuern. Das Dual Dynamic Power Management (DDPM) sorgt dafür, dass jede Core und jeder Speichercontroller unabhängig voneinander mit unterschiedlicher Spannung je nach Leistungsanforderung betrieben werden kann. Dadurch lässt sich der Stromverbrauch sehr effizient optimieren, ein Core kann beispielsweise mit niedriger Spannung laufen, während der Speichercontroller auf voller Leistung arbeitet, um die benötigte Bandbreite zu gewährleisten.

AMD setzt zudem im Gegensatz zu Intel nicht auf Fully-buffered DIMM (FBDIMM), sondern auf die DDR2-Technologie, die einen wesentlich niedrigeren Stromverbrauch aufweist.

(ID:2007399)