RISC als Basis für Ensilica-CPU Skalierbarer, asymmetrischer Multicore-Prozessor

Der esi-RISC-basierte „eSi-32X0MP Multicore-MCP“ von Ensilica zielt auf Anwendungen ab, die eine möglichst hohe Rechenleistung bei geringem Stromverbrauch und kleinem Footprint benötigen, wie Niedrigenergie-WiFi, LTE Cat-0 und andere Standards für das Internet of Things.

Der PHY-Kern des Prozessors eSi-32X0MP bietet erweiterte DSP-Beschleunigung mit Dual-MAC und SIMD-Anweisungen Berechnungen für komplexe Arithmetik wie auch beschleunigte Divisions-, Wurzel- und Logarithmik-Berechnungen. Der Protokoll-Stack des zweiten Kerns übernimmt Bit-Field-Operationen wie schnelle Insertion und Extraktion und enthält einen CRC (cyclic redundancy checker).

Subsysteme könjnen um Funktionen wie FFT/IFFT, DFT, Viterbi und Turbo-Entschlüsselung über optionale Hardware-Beschleuniger aus Ensilicas IP-Bibliothek nachgerüstet werden. Zum Energiesparen sind sowohl Clock- als auch Power-Gating implementiert.

Jeder Kern kann mit 1 GHz bei einer dynamischen Leistung von 14,4µW/MHz betrieben werden. Auf Stromverbrauch optimiert läuft jeder Kern auf nur 5,09µW/MHz.

(ID:43444381)